PATENT ABSTRACTS OF JAPAN

(11)Publication number : **2001–237816**

(43)Date of publication of application: 31.08.2001

(51)Int.Cl. **H04L 7/08**

H04J 11/00 H04L 7/10 H04L 12/56 H04L 27/22

(21)Application number: 2000-052167 (71)Applicant: DENSO CORP

(22)Date of filing: 23.02.2000 (72)Inventor: SAWADA MANABU


KUWABARA MASAHIRO

(54) SIGNAL SYNCHRONOUS SYSTEM AND RECEIVER

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a signal synchronous system that is applied to a communication system conducting packet communication in a burst way, receives a packet signal to whose head a repetitive signal denoting known N-times is added, and can easily generate a synchronizing signal on the basis of a correlation value of the received signal.

SOLUTION: A normalized correlation unit 41 outputs a correlation value of a received signal and a comparator 42 compares the correlation value with a threshold value. An output of the comparator 42 is given to a synchronizing signal generating circuit 43. The synchronizing signal generating circuit 43 consists of M (≤N−1) sets of delay units 431 connected in series and of an AND circuit 32 ANDing output of the delay units 431, and the AND circuit 432 outputs a synchronizing signal being symbol timing when an output of the comparator 42 is at a high level and all output of the M−sets of the delay units 431 are at a high level.



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-237816 (P2001-237816A)

(43)公開日 平成13年8月31日(2001.8.31)


(51) Int.Cl.7		識別記号	FΙ			テーマコート	*(参考)
H04L	7/08		H04L	7/08	£	4 5 K	004
H 0 4 J	11/00		H04J 1	1/00	2	5 K	022
H04L	7/10		H04L	7/10		5 K	030
	12/56		1	1/20	102	4 5 K	047
	27/22		27/22		C 9A001		
			杂葡查審	未請求	請求項の数17	OL (全 9 頁)
(21) 出願番号	 身	特顧2000-52167(P2000-52167)	(71) 出顧人 000004260				
				株式会社	±デンソー		
(22)出顧日		平成12年2月23日(2000.2.23)	爱知県刈谷市昭和町1丁目1番地				
			(72)発明者	澤田 学	k		
				爱知県火	7谷市昭和町1丁	1 1 番地	株式会
				社デンソ	ノー内		
			(72)発明者	桑原 新	生宏		
				爱知県火	リ谷市昭和町1丁	1目 1 番炬	株式会
				社デンソ	ノー内		
			(74)代理人	1001000	22		
				弁理士	伊藤 洋二	(外2名)	
						最	終頁に統

(54) 【発明の名称】 信号同期方式および受信装置

(57)【要約】

【課題】 バースト的にバケット通信を行う通信システムに適用され、先頭に既知N回の繰り返し信号が付加されたパケット信号を受信し、その受信信号の相関値をもとに同期信号を生成するものにおいて、同期信号の生成を簡易に実現できるようにする。

【解決手段】 受信した信号の相関値が、規格化相関器 41から出力され、コンパレータ42でスレッショルド値と比較される。コンパレータ42の出力は、同期信号 生成回路43に入力される。この同期信号生成回路43は、直列接続されたM ($\leq N-1$) 個の遅延器431 と、各遅延器431の出力の論理積をとるAND回路432から構成されており、コンパレータ42の出力がハイレベルでかつM個の遅延器431の出力がすべてハイレベルであるときに、AND回路432からシンボルタイミングとなる同期信号が出力される。



【特許請求の範囲】

【請求項1】 バースト的にバケット通信を行う通信システムに適用され、先頭に既知の複数回の繰り返し信号が付加されたパケット信号を受信し、その受信信号の相関値をもとに同期信号を生成する信号同期方式において

前記相関値をスレッショルド値と比較し、その比較結果の繰り返し性を判別して前記同期信号を生成することを 特徴とする信号同期方式。

【請求項2】 直列接続された複数の遅延器により前記 10 比較結果を順次遅延させ、各遅延器の出力結果をもとに 前記繰り返し性を判別することを特徴とする請求項1に 記載の信号同期方式。

【請求項3】 前記各遅延器の出力のすべてが真である ことを条件として前記繰り返し性を判別する請求項2 に 記載の信号同期方式。

【請求項4】 前記各遅延器の出力のうち真である数が 所定数以上であるととを条件として前記繰り返し性を判 別するととを特徴とする請求項2 に記載の信号同期方 式。

【請求項5】 バースト的にパケット通信を行う通信システムに適用され、先頭に既知の複数回の繰り返し信号が付加されたパケット信号を受信し、その受信信号の相関値をもとに同期信号を生成する信号同期方式において、

前記相関値をスレッショルド値と比較し、その比較結果の繰り返し性および周期性の消失を判別して前記同期信号を生成することを特徴とする信号同期方式。

【請求項6】 直列接続された複数の遅延器により前記 比較結果を順次遅延させ、各遅延器の出力結果および前 30 記比較結果を反転した信号をもとに、前記比較結果の繰 り返し性および前記周期性の消失を判別することを特徴 とする請求項5 に記載の信号同期方式。

【請求項7】 前記各遅延器の出力および前記比較結果を反転した信号のすべてが真であることを条件として前記比較結果の繰り返し性および前記周期性の消失を判別することを特徴とする請求項6 に記載の信号同期方式。

【請求項8】 前記各選延器の出力のうち真である数が 所定数以上で、かつ前記比較結果を反転した信号が真で あることを条件として前記比較結果の繰り返し性および 40 前記周期性の消失を判別することを特徴とする請求項6 に記載の信号同期方式。

【請求項9】 バースト的にパケット通信を行う通信システムに適用され、先頭に既知の複数回の繰り返し信号が付加されたパケット信号を受信し、その受信信号の相関値をもとに同期信号を生成する受信装置において、

受信した信号の相関値を検出する相関値検出手段と、 この相関値検出手段で検出された相関値をスレッショル ド値と比較する比較手段と、

この比較手段の比較結果の繰り返し性を判別して前記同 50

期信号を生成する同期信号生成手段とを有することを特 徴とする受信装置。

【請求項10】 前記同期信号生成手段は、直列接続された複数の遅延器を有し、この直列接続された複数の遅延器を存し、この直列接続された複数の遅延器により前記比較結果を順次遅延させ、各遅延器の出力結果をもとに前記繰り返し性を判別するものであることを特徴とする請求項9に記載の受信装置。

【請求項11】 前記同期信号生成手段は、前記各遅延 器の出力のすべてが真であることを条件として前記繰り 返し性を判別するものであることを特徴とする請求項1 0に記載の受信装置。

【請求項12】 前記同期信号生成手段は、前記各遅延器の出力のうち真である数が所定数以上であることを条件として前記繰り返し性を判別するものであることを特徴とする請求項10に記載の受信装置。

【請求項13】 バースト的にバケット通信を行う通信 システムに適用され、先頭に既知の複数回の繰り返し信 号が付加されたバケット信号を受信し、その受信信号の 相関値をもとに同期信号を生成する受信装置において、

20 受信した信号の相関値を検出する相関値検出手段と、 この相関値検出手段で検出された相関値をスレッショル ド値と比較する比較手段と、

との比較手段の比較結果の繰り返し性および周期性の消失を判別して前記同期信号を生成する同期信号生成手段 とを有することを特徴とする受信装置。

【請求項14】 前記同期信号生成手段は、直列接続された複数の遅延器を有し、この直列接続された複数の遅延器を有し、この直列接続された複数の遅延器により前記比較結果を順次遅延させ、各遅延器の出力結果および前記比較結果を反転した信号をもとに前記比較結果の繰り返し性および周期性の消失を判別するものであることを特徴とする請求項9に記載の受信装置。

【請求項15】 前記同期信号生成手段は、前記各遅延 器の出力および前記比較結果を反転した信号のすべてが 真であるととを条件として前記比較結果の繰り返し性お よび前記周期性の消失を判別するものであることを特徴 とする請求項14に記載の受信装置。

【請求項16】 前記同期信号生成手段は、前記各遅延器の出力のうち真である数が所定数以上で、かつ前記比較結果を反転した信号が真であることを条件として前記比較結果の繰り返し性および前記周期性の消失を判別するものであることを特徴とする請求項14に記載の受信装置。

【請求項17】 前記同期信号生成手段は、前記比較結果の繰り返し性を判別して第1の判別信号を出力する第1の判別手段と、前記周期性の消失を判別して第2の判別信号を出力する第2の判別手段と、前記第1、第2の判別信号が出力されたときに前記同期信号を出力する出力手段とを有することを特徴とする請求項13ないし16のいずれか1つに記載の受信装置。

【発明の詳細な説明】

2

[0001]

【発明の属する技術分野】本発明は、バースト的にバケ ット通信を行う通信システムに適用され、先頭に既知の 複数回の繰り返し信号が付加されたバケット信号を受信 し、その受信信号の相関値をもとに同期信号を生成する 信号同期方式および受信装置に関する。

[0002]

【従来の技術および発明が解決しようとする課題】バー スト的にパケット通信を行う通信システムでは、パケッ ト毎に独立な復調同期処理を行う必要がある。とのた め、既知N回の繰り返し信号をプリアンブルとしてパケ ットの先頭に付加し、受信側でバケットの先頭に付され た繰り返し信号を判別して、同期信号を生成する技術が 提案されている。例えば、1999年電子情報通信学会 通信ソサイエティ大会B-5-61「OFDM無線LA Nシステム用シンボルタイミング検出回路の特性」に は、受信信号の相関器出力(相関ビーク信号)をディジ タルフィルタでピーク積分処理することにより、同期信 号を生成するものが記載されている。

【0003】しかしながら、相関器出力は多ビット信号 であるため、ピーク積分処理を行うディジタルフィルタ では、多ビット信号の遅延器と加算器が必要となる。と のため、回路的に大きくなってしまうという問題があ

【0004】本発明は上記問題に鑑みたもので、上記し た同期信号の生成を簡易に実現できる信号同期方式およ び受信装置を提供することを目的とする。

[0005]

【課題を解決するための手段】上記目的を達成するた め、請求項1に記載の発明では、バースト的にパケット 通信を行う通信システムに適用され、先頭に既知の複数 回の繰り返し信号が付加されたバケット信号を受信し、 その受信信号の相関値をもとに同期信号を生成する信号 同期方式において、相関値をスレッショルド値と比較 し、その比較結果の繰り返し性を判別して同期信号を生 成することを特徴としている。

【0006】との発明によれば、相関値をスレッショル ド値と比較した比較結果の繰り返し性の判別により同期 信号を生成しているため、同期信号の生成を簡易に実現 40 することができる。

【0007】なお、本明細書でいう「バースト的にパケ ット通信を行う」とは、同期が不完全で、連続的でない 形でバケット通信を行うものをいう。

【0008】上記した請求項1における繰り返し性の判 別は、請求項2に記載の発明のように、直列接続された 複数の遅延器により比較結果を順次遅延させ、各遅延器 の出力結果をもとに行うことができる。

【0009】との場合、請求項3に記載の発明のよう

て繰り返し性を判別するととの他、請求項4に記載の発 明のように、各遅延器の出力のうち真である数が所定数 以上であることを条件として繰り返し性を判別するよう にすることができる。

【0010】請求項5に記載の発明では、バースト的に パケット通信を行う通信システムに適用され、先頭に既 知の複数回の繰り返し信号が付加されたパケット信号を 受信し、その受信信号の相関値をもとに同期信号を生成 する信号同期方式において、相関値をスレッショルド値 ト信号の到来が予測できないため、受信側では、パケッ 10 と比較し、その比較結果の繰り返し性および周期性の消 失を判別して同期信号を生成することを特徴としてい

> 【0011】この発明によれば、請求項1に記載の発明 と同様、同期信号の生成を簡易に実現でき、その同期信 号をより精度の高いものとすることができる。

> 【0012】なお、「周期性の消失」とは、比較結果 が、ある周期で繰り返した後にその繰り返しの終了を示 すものになったことをいう。

【0013】上記した請求項5における繰り返し性およ 20 び周期性の消失の判別は、請求項6に記載の発明のよう に、直列接続された複数の遅延器により比較結果を順次 遅延させ、各遅延器の出力結果および比較結果を反転し た信号をもとに行うことができる。

【0014】この場合、請求項7に記載の発明のよう に、各遅延器の出力および比較結果を反転した信号のす べてが真であることを条件として比較結果の繰り返し性 および周期性の消失を判別することの他、請求項8に記 載の発明のように、各遅延器の出力のうち真である数が 所定数以上で、かつ比較結果を反転した信号が真である 30 てとを条件として比較結果の繰り返し性および周期性の 消失を判別することができる。

【0015】請求項9ないし12に記載の発明では、請 求項1ないし4に記載の信号同期方式における受信装置 を提供することでき、請求項13ないし17に記載の発 明では、請求項5ないし8に記載の信号同期方式におけ る受信装置を提供することができる。

[0016]

【発明の実施の形態】以下、本発明を図に示す実施形態 について説明する。との実施形態は、直交周波数分割多 重(Orthogonal Frequency Division Multiplexing: O FDM) 方式を用いた通信システムに適用したもので、 図1 にその通信システムの概念図を示す。

【0017】送信機(TX)からは、既知N回の繰り返 し信号からなるプレアンブル (P) とデータからなるバ ケット信号がバースト的に送信される。受信機(RX) は、その送信された信号を受信し、プレアンブルの繰り 返し信号により同期信号を生成して、送信されたデータ の復調を行う。

【0018】図2に、送信信号を示す。OFDM方式を に、各遅延器の出力のすべてが真であることを条件とし 50 用いた通信システムの場合、既知N (= 10)回の繰り

できる。

返し信号からなるブリアンブルと、送信情報信号である データからなるパケット信号(図の下段)に対し、送信 信号の波形は、図の上段に示すようになる。

【0019】図3に、受信機(TX)の構成を示す。送信された信号は、アンテナ10で受信され、RF/IF回路20で所定の信号処理がなされた後、A/D変換器30でディジタル信号に変換される。このA/D変換器30の出力は、シンボルタイミング検出回路40に入力される。シンボルタイミング検出回路40では、A/D変換器30の出力の相関値を求め、この相関値をスレッショルド値と比較し、その比較結果の繰り返し性を判別して同期信号を生成する。また、A/D変換器30の出力は、遅延回路50を介して復調回路60に入力される。この場合、遅延回路50は、シンボルタイミング検出回路40から出力される同期信号に合わせてデータが復調回路60に入力されるように、A/D変換器30の出力を遅延させる。

【0020】図4に、シンボルタイミング検出回路40の構成を示す。このシンボルタイミング検出回路40は、相関値検出手段をなす規格化相関器41と、比較手 20段をなすコンバレータ42と、同期信号生成手段をなす同期信号生成回路43とから構成されている。

【0021】規格化相関器41は、図に示すようにマッチトフィルタ(MF)411と、絶対値回路412と、バワー検出回路413と、除算回路414から構成されている。

【0022】マッチトフィルタ411は、図5にその詳細を示すように、入力信号(複素数で表される信号)の複素共役をとる複素共役器4111と、その信号を遅延する遅延器4112の出力とプレアンブル検出用に設定された各係数(6サンブル周期の場合、c5、c4、c3、c2、c1、c0)を掛け合わせる乗算器4113と、各乗算器4113の出力を加算する加算器4114から構成されて、入力信号の相関値を出力する。なお、本実施形態は、6サンブル周期の例である。

【0023】パワー検出回路(6サンブル周期の場合)413は、図6にその詳細を示すように、入力信号を遅延する遅延器4131と、各遅延器4131の出力の複素共役をとる複素共役器4132と、各遅延器4131の出力と各複素共役器4132の出力を掛け合わせる乗算器4133と、各乗算器4133の出力を加算する加算器4134から構成されて、入力信号のパワーを検出する。

【0024】マッチトフィルタ411から出力される相関値は、絶対値回路412で絶対値に変換される。絶対値回路412からの出力は、除算回路414でパワー検出器413の出力により除算される。その結果、規格化相関器41からは、規格化(正規化)された相関値が出力される。

【0025】規格化相関器41から出力された相関値は、コンパレータ42でスレッショルド値と比較される。送信信号は、図2に示すように、それぞれの繰り返し信号においてピークを有するものであるため、規格化相関器41から出力された相関値をコンパレータ42でスレッショルド値と比較することにより、各繰り返し信号ごとにハイレベルの信号を出力するようにすることが

【0026】コンパレータ42の出力は、同期信号生成回路43に入力される。この同期信号生成回路43は、直列接続されたM(≦N-1)個の遅延器431と、各遅延器431の出力の論理積をとるAND回路432から構成されている。各遅延器431の遅延時間は、繰り返し信号の周期と等しくなっており、A/D変換器30のサンブル周期を単位として例えば16サンブル周期に設定されている。

【0027】このような構成によれば、コンパレータ42の出力がハイレベルでかつM個の遅延器431の出力がすべてハイレベルである(すなわち、コンパレータ42の出力および各遅延器431の出力のすべてが真である)ときに、AND回路432からハイレベルの信号(シンボルタイミングとなる同期信号)が出力される。【0028】言い換えれば、上記した同期信号生成回路43は、コンパレータ42からM+1個の連続したハイレベル信号が出力されたことにより、コンパレータ42の出力結果の繰り返し性を判別し、そのタイミングで同期信号を出力する。

【0029】図7に、シンボルタイミング検出回路40の他の構成例を示す。とのシンボルタイミング検出回路40は、図4に示す構成に対し、AND回路432の代わりに判定器433が設けられている点で異なっている。との判定器433は、コンパレータ42の出力およびM個の遅延器431の出力のうちハイレベルになっているものの数がK(K≤M+1)以上であるか否かを判定するもので、その判定が肯定(YES)であるときに、同期信号を出力する。

【0030】このような構成によれば、プレアンブルにおけるN個の繰り返し信号のうち、コンパレータ42から出力されるハイレベル信号が連続しない(すなわち欠落した信号がある)場合でも、コンパレータ42からK個のハイレベル信号が出力されれば、そのタイミングで同期信号が出力される。

【0031】なお、図4、図7に示す構成において、遅延器431の数をN個以下とし、コンパレータ42からAND回路432、判定器433に直接入力される信号線を少なくするようにすることもできる。

【0032】図8に、シンボルタイミング検出回路40 のさらに他の構成例を示す。このシンボルタイミング検 出回路40は、図4に示す構成に対し、コンパレータ4 2から出力される信号をインバータ434で反転した信

号がAND回路432に入力される点で異なっている。 【0033】とのような構成によれば、L(L≤N)個 の遅延器431の出力がすべてハイレベルでかつコンバ レータ42の出力が繰り返しの終了を示すローレベルで ある(すなわち各遅延器431の出力およびコンパレー タ42の出力を反転した信号のすべてが真である)とき に、AND回路432から同期信号が出力される。

【0034】言い換えれば、との図8に示す同期信号生 成回路43は、コンパレータ42からL個の連続したハ されたことにより、コンパレータ42の出力結果の繰り 返し性および周期性の消失を判別し、そのタイミングで 同期信号を出力する。

【0035】とのととにより、図4に示すものよりもよ り確実にプリアンブルの検出を行って精度のよいタイミ ング信号を出力することができる。

【0036】図9に、シンボルタイミング検出回路40 のさらに他の構成例を示す。とのシンボルタイミング検 出回路40は、図8に示す構成に対し、AND回路43 2の代わりに判定器433が設けられ、かつ判定器43 3の出力とインバータ434の出力の論理積をとるAN D回路435が設けられている点で異なっている。判定 器433は、L個の遅延器431の出力のうちハイレベ ルになっているものの数がK(K≦L)以上であるか否 かを判定するもので、その判定が肯定(YES)である ときに、ハイレベルの信号を出力する。

【0037】とのような構成によれば、コンパレータ4 2からK個のハイレベル信号が出力され、かつコンパレ ータ42から繰り返しの終了を示すローレベルの信号が 出力されたときに、AND回路435から同期信号が出 30 力される。

【0038】なお、上記した図9に示す構成例におい て、遅延器431および判定器433により、比較結果 の繰り返し性を判別して第1の判別信号(判定器433 の出力信号)を出力する第1の判別手段を構成し、イン バータ434により、周期性の消失を判別して第2の判 別信号(インバータ434の出力信号)を出力する第2 の判別手段を構成し、AND回路435により、第1、 第2の判別信号が出力されたときに同期信号を出力する 出力手段を構成している。この場合、上記した第1、第 40 2の判別手段および出力手段の構成は、図9に示す構成 のものに限らず、他の構成のものであってもよい。例え ば、第1の判別手段としては、判定器433を用いるも のの他、図8に示すようなAND回路432を用いるよ うにしてもよい。

【0039】図10に、図8に示す構成のシンボルタイ ミング検出回路40を用い、プレアンブルにおける繰り 返し信号の数Nを10、遅延器431の数Lを5個、4 個、3個、2個にして、5回繰り返し検出、4回繰り返 し検出、3回繰り返し検出、2回繰り返し検出を行った 50

場合の、同期タイミングの検出結果およびコンパレータ 42の出力を示す。コンパレータ42は、正規化相関器 からの相関値出力をスレッショルド値と比較している が、その出力は、図に示すように、必ずしも繰り返し信 号のピークを正確に検出したものとはなっていない。し かし、そのような状況においても、5回繰り返し検出お よび4回繰り返し検出の場合は、所望のタイミングで同 期信号が出力される。また、3回繰り返し検出、2回繰 り返し検出の場合は、所望のタイミングより早く同期信 イレベル信号が出力され、その後ローレベル信号が出力 10 号が出力されている。したがって、繰り返し検出の回数 を4回以上に多くすれば、精度のよい同期信号を得ると とができる。

> 【0040】図11に、図8に示す構成のシンボルタイ ミング検出回路40を用い、図中の左側の諸元で示すよ うに、OFDM信号のサブキャリア数を52、サブキャ リア変調をQPSK、システムデータレートを24Mb ps、サンブル周波数を20MH2、通信の同期を不完 全、データ数/パケットを96パイト、受信機の移動速 度を10.8Km/h、伝播路モデルを見通し外(直接 波のない間接波による伝播)、検出繰り返し数を5回、 前方シフト量を5サンプル(同期信号の出力タイミング がプリアンブルの終点よりも5サンプル周期前)とした 場合の、同期ずれに対する検出確率を示す。との場合、 CNR (キャリアとノイズのパワー比) が27.26d Bと42.26dBの2つの場合についてシュミレーシ ョンを行った。

> 【0041】この実施形態における通信システムの場 **合、同期ずれ(Td)が−10以上2以下のサンブル周** 期が、所望同期検出範囲であるため、との図11から、 伝播路モデルを見通し外とした場合でも、かなり高い精 度で同期検出ができていることがわかる。

> 【0042】なお、OFDM方式を用いた通信システム では、同期信号の出力タイミングをプリアンブルの終点 より前にすることにより、受信特性が良好になることが わかっているため、上記実施形態のように、プリアンブ ルの終点より前に同期信号を出力させることにより、受 信特性のよい受信機とすることができる。

> 【0043】また、本発明は、OFDM方式を用いた通 信システムに適用されるものに限らず、バースト的にバ ケット通信を行い、パケット信号のプリアンブルに繰り 返し信号を用いるものであれば、その他の方式を用いた 通信システムにも適用することができる。

【図面の簡単な説明】

【図1】本発明の一実施形態に係るOFDM方式を用い た通信システムの概念図を示す図である。

【図2】図1に示す通信システムにおける送信波形を説 明するための図である。

【図3】図1中の受信機(TX)の構成を示す図であ

【図4】図3中のシンボルタイミング検出回路40の構

成を示す図である。

【図5】図3中のマッチトフィルタ411の構成を示す 図である。

【図6】図3中のパワー検出回路413の構成を示す図である。

【図7】シンボルタイミング検出回路40の他の構成例 を示す図である。

【図8】シンボルタイミング検出回路40のさらに他の 構成例を示す図である。

【図9】シンボルタイミング検出回路40のさらに他の 構成例を示す図である。

【図10】図8に示す構成のシンボルタイミング検出回路40を用い、5回繰り返し検出、4回繰り返し検出、3回繰り返し検出、2回繰り返し検出を行った場合の、*

* 同期タイミングの検出結果を示す図である。


【図11】図8に示す構成のシンボルタイミング検出回路40を用いた場合の、同期ずれに対する検出確率を示す図である。

10


【符号の説明】

10…アンテナ、20…RF/IF回路、30…A/D 変換器、40…シンボルタイミング検出回路、50…遅 延回路、60…復調回路、41…規格化相関器、42… コンパレータ、43…同期信号生成回路、411…マッ 10 チトフィルタ、412…絶対値回路、413…パワー検 出回路、414…除算回路、42…コンパレータ、43 …同期信号生成回路、431…遅延器、432…AND 回路、433…判定器、434…インバータ、435… AND回路。

【図1】




【図2】




「繰り返し信号(N=10)」


【図3】




【図4】




【図5】




【図6】




【図7】




[図8]




[図9]





【図11】



フロントページの続き

Fターム(参考) 5K004 AA05 FA05 FA09 FH08 5K022 DD00 DD13 DD17 DD19 DD42 5K030 GA05 HA08 HB01 HB02 HB15 LA15 5K047 AA16 BB01 BB15 CC01 EE02 GG11 HH01 HH15 HH21 HH53

9A001 BB04 CC02